PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-286359

(43)Date of publication of application: 13.10.2000

(51)Int.CI.

H01L 23/12

(21)Application number: 11-087694

(71)Applicant: SHINKO ELECTRIC IND CO LTD

(22)Date of filing: 30.03.1999 (72)Ir

(72)Inventor: MASHINO NAOHIRO KOIZUMI NAOYUKI


KOIKE HIROKO


(54) SEMICONDUCTOR CHIP

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor chip in which its connection terminal is prevented from being electrically disconnected from the terminal of a package board.

SOLUTION: Terminals 12 are arranged in spot shape on a semiconductor chip 10. The terminals 12 of the chip 10 are connected to the corresponding terminals 22 of a package board 20 which are arranged concentratively in spot shape corresponding to the terminals 12, and a joint 30 where the chip 10 and the package board 20 are connected together via the terminals 12 and 22 is restricted to a limited area that belongs to the chip 10 and the board 20. The board 20 except the joint 30 can be shrunk or expanded or warped in a direction to absorb a stress without being restricted by the semiconductor chip 10.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-286359 (P2000-286359A)

(43)公開日 平成12年10月13日(2000,10,13)

(51) Int.Cl.⁷
H 0 1 L 23/12

識別記号

FI

テーマコード(参考)

H01L 23/12

L Q

審査請求 未請求 請求項の数3 OL (全 7 頁)

(21)出願番号

特願平11-87694

(22)出題日

平成11年3月30日(1999.3.30)

(71)出願人 000190688

新光電気工業株式会社

長野県長野市大字栗田字舎利田711番地

(72)発明者 真篠 直寛

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(72)発明者 小泉 直幸

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(72)発明者 小池 博子

長野県長野市大字栗田字舎利田711番地

新光電気工業株式会社内

(74)代理人 100086623


弁理士 松田 宗久


(54)【発明の名称】 半導体チップ

(57)【 要約】

【 課題】 半導体チップの接続端子とパッケージ基板の接続端子との電気的な接続不良が発生するのを防ぐことのできる半導体チップを得る。

【解決手段】 半導体チップ10に複数の接続端子12をスポット状に並べて形成する。そして、その半導体チップの複数の接続端子12を、それに対応してパッケージ基板20にスポット状に集中させて並べて形成された複数の接続端子22に接続した状態において、半導体チップ10とパッケージ基板20との複数の接続端子12、22を介しての接続箇所30を、半導体チップ10とパッケージ基板20との一部の箇所に制限できるようにする。そして、その半導体チップ10とパッケージ基板20との接続箇所30以外の、パッケージ基板20部分を、半導体チップ10に拘束されずに、上記の応力を吸収する方向に伸縮させたり反らせたりできるようにする。





20

【特許請求の範囲】

【請求項1】 半導体チップに並べて形成された複数の接続端子が、その複数の接続端子に対応してパッケージ 基板に並べて形成された複数の接続端子に接続される半 導体チップにおいて、

前記半導体チップの複数の接続端子が、半導体チップに スポット 状又はリニア状に集中させて並べて形成された ことを特徴とする半導体チップ。

【請求項2】 前記半導体チップにスポット 状又はリニア状に集中して並ぶ複数の接続端子が、その複数の接続 10 端子に対応してパッケージ基板にスポット 状又はリニア状に集中させて並べて形成された複数の接続端子に接続された状態において、半導体チップとパッケージ基板との間に発生する両者の熱膨張係数の差に基づく応力が集中する半導体チップ部分に、スリット 又は切欠きが設けられた請求項1 記載の半導体チップ。

【請求項3】 前記半導体チップが薄層状に撓みやすく 形成された請求項1 又は2 記載の半導体チップ。

【発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は、半導体チップとバッケージ基板との間に発生する応力により、半導体チップの接続端子とそれが接続されたパッケージ基板の接続端子との電気的な接続不良が生ずるのを防ぐことのできる半導体チップに関する。

[0002]

【 従来の技術】一般に、半導体チップ10は、図6に示したように、パッケージ基板20を介して実装基板50に実装される。パッケージ基板20は、半導体チップ10に並べて形成された複数の接続端子12のピッチを実 30装基板50に並べて形成された複数の接続端子52のピッチに合わせるためと、半導体チップ10の電子回路(図示せず)を実装基板50の配線回路(図示せず)にインピーダンスマッチングさせて電気的に接続する等のために用いられる。

【0003】半導体チップ10は、パッケージ基板20にフリップチップボンディング法により表面実装される。具体的には、図7に示したように、半導体チップ10に並べて形成された導体パッド、導体ポスト、又はそれらに形成された導体パンプからなる複数の接続端子12が、その複数の接続端子12に対応してパッケージ基板20に並べて形成された導体パッド又はそれに形成された導体バンプからなる複数の接続端子22にはんだ付け等により接続される。半導体チップ10の電子回路形成面等には、そのほぼ全面に亙って複数の接続端子12が格子状等に均等ピッチで並べて形成されていて、その半導体チップ10に格子状等に均等ピッチで並ぶ複数の接続端子12が、その複数の接続端子12に対応してパッケージ基板20の表面に格子状等に均等ピッチで並べて形成された複数の接続端子22にはんだ付け等されて50

接続される。そして、半導体チップ10とパッケージ基板20とが、その対向面のほぼ全体に亙って格子状等に均等ピッチで並ぶ複数の接続端子12、22同士を介して、動かぬようにリジッドに接合される。

[0004]

【 発明が解決しようとする課題】しかしながら、上記のようにして、半導体チップ10をパッケージ基板20にフリップチップボンディング法によりリジッドに接合した場合には、半導体チップ10とパッケージ基板20との熱膨張の差に基づき、半導体チップ10とパッケージ基板20との間に発生する応力により、図7に二点鎖線で示したように、パッケージ基板20が半導体チップ10側に反る等した。そして、その反り等のために、半導体チップ10の接続端子12とそれが接続されたパッケージ基板20の接続端子22との電気的な接続不良が生じてしまった。

【0005】このことは、近時のCPU機能やメモリー機能を持つ電子回路が一体に作り込まれた高集積化された大型の半導体チップ10において顕著に生じた。そのため、従来の上記の実装方法では、約20mm角以上の高集積化された大型の半導体チップ10をパッケージ基板20にフリップチップボンディング法により表面実装することは、極力避けなければならなかった。

【 0006】 ちなみに、半導体チップ10の熱膨張係数は約3×10-6であり、それに対して、モールド 樹脂等からなるパッケージ基板20の熱膨張係数は約14×10-6である。

【 0007】本発明は、このような課題を解消可能な、 半導体チップに並べて形成された複数の接続端子が、その複数の接続端子に対応してパッケージ基板に並べて形成された複数の接続端子に接続されて、半導体チップがパッケージ基板にフリップチップボンディング法により表面実装された状態において、半導体チップとパッケージ基板との間に両者の熱膨張係数の差に基づく応力が発生しても、半導体チップの接続端子とそれが接続されたパッケージ基板の接続端子との電気的な接続不良が生ずることのない半導体チップを提供することを目的としている。

[0008]

【課題を解決するための手段】上記目的を達成するために、本発明の半導体チップは、半導体チップに並べて形成された複数の接続端子が、その複数の接続端子に対応してパッケージ基板に並べて形成された複数の接続端子に接続される半導体チップにおいて、前記半導体チップの複数の接続端子が、半導体チップにスポット 状又はリニア状に集中させて並べて形成されたことを特徴としている。

【 0009】この半導体チップにおいては、半導体チップにスポット 状又はリニア状に集中させて並べて形成された複数の接続端子を、その複数の接続端子に対応して

パッケージ基板にスポット状又はリニア状に集中させて 並べて形成された複数の接続端子に接続した状態におい て、半導体チップとパッケージ基板との間に両者の熱膨 張係数の差に基づく 応力が発生した場合に、半導体チッ プの複数の接続端子とそれが接続されたパッケージ基板 の複数の接続端子とが半導体チップとパッケージ基板と にスポット状又はリニア状に集中して並んでいるため、 その半導体チップとパッケージ基板との複数の接続端子 を介しての接続箇所を、半導体チップとパッケージ基板 との一部の限られた箇所に制限できる。そして、その半 10 導体チップとパッケージ基板との接続箇所以外の、パッ ケージ基板部分を、半導体チップに拘束されずに、上記 の応力を吸収する方向に自在に伸縮させたり反らせたり できる。換言すれば、パッケージ基板を、その一部の限 られた箇所を除いて、半導体チップに拘束されずに、フ リーに伸縮させたり反らせたりできる。そして、その半 導体チップとパッケージ基板との複数の接続端子を介し て接続された接続箇所に加わる上記の応力を大幅に低減 できる。そして、その半導体チップとパッケージ基板と の間に発生した応力により、半導体チップの接続端子と 20 それが接続されたパッケージ基板の接続端子との電気的 な接続不良が発生するのを防止できる。

【0010】本発明の半導体チップにおいては、半導体 チップにスポット 状又はリニア状に集中して並ぶ複数の 接続端子が、その複数の接続端子に対応してパッケージ 基板にスポット 状又はリニア状に集中させて並べて形成 された複数の接続端子に接続された状態において、半導 体チップとパッケージ基板との間に発生する両者の熱膨 張係数の差に基づく 応力が集中する 半導体チップ部分 に、スリット又は切欠きが設けられた構造とすることを 30 好適としている。

【0011】この半導体チップにあっては、半導体チッ プにスポット 状又はリニア状に集中して並ぶ複数の接続 端子を、その複数の接続端子に対応してパッケージ基板 にスポット 状又はリニア状に集中させて並べて形成され た複数の接続端子に接続した状態において、半導体チッ プとパッケージ基板との間に両者の熱膨張係数の差に基 づく 応力が発生した場合に、その応力が集中する、例え ば半導体チップとパッケージ基板との複数の接続端子を 介して接続された2 箇所以上の接続箇所の間の半導体チ 40 ップ部分に設けられたスリット 又は切欠き 周辺の半導体 チップ部分を、上記の応力を吸収する方向に上下等に反 らせたり 伸縮させたりできる。そして、そのスリット又 は切欠き周辺の半導体チップ部分に上記の応力を吸収さ せることができる。そして、その半導体チップとパッケ ージ基板との複数の接続端子を介して接続された接続箇 所に加わる上記の応力を大幅に低減できる。そして、上 記の応力により、半導体チップの接続端子とそれが接続 されたパッケージ基板の接続端子との電気的な接続不良 が発生するのを防止できる。

【0012】また、本発明の半導体チップにおいては、 半導体チップが薄層状に撓みやすく形成された構造とす ることを好適としている。

【0013】この半導体チップにあっては、半導体チッ プにスポット 状又はリニア状に集中して並ぶ複数の接続 端子を、その複数の接続端子に対応してパッケージ基板 にスポット 状又はリニア状に集中させて並べて形成され た複数の接続端子に接続した状態において、半導体チッ プとパッケージ基板との間に両者の熱膨張係数の差に基 づく応力が発生した場合に、半導体チップとパッケージ 基板とのスポット 状又はリニア状に集中して並ぶ複数の 接続端子を介して接続された接続箇所以外の、薄層状に **撓みやすく 形成された半導体チップ部分を、上記の応力** を吸収する方向に上下等に反らせることができる。そし て、その半導体チップに上記の応力を吸収させることが できる。そして、その半導体チップとパッケージ基板と の複数の接続端子を介して接続された接続箇所に加わる 上記の応力を大幅に低減できる。そして、上記の応力に より、半導体チップの接続端子とそれが接続されたパッ ケージ基板の接続端子との電気的な接続不良が発生する のを防止できる。

[0014]

50

【発明の実施の形態】次に、本発明の実施の形態を図面 に従い説明する。図1 又は図2 は本発明の半導体チップ の好適な実施の形態を示し、図1(a)又は図2(a) はその実装状態を示す正面図、図1(b)又は図2 (b) はその背面図である。以下に、この半導体チップ を説明する。

【0015】図1に示した半導体チップでは、半導体チ ップ10の複数の接続端子12が、図1(b)に示した ように、半導体チップ10の一部(図は中央部)にスポ ット 状に格子状に集中させて並べて形成されている。 そ れに対して、図2に示した半導体チップでは、半導体チ ップ10の複数の接続端子12が、図2(b)に示した ように、半導体チップ10の一部(図は右側)に1列又 は複数列(図は1列)にリニア状に集中させて並べて形 成されている。複数の接続端子12は、曲線リニア状又 は直線リニア状(図は直線リニア状)に集中させて並べ て形成されている。

【 0016】そして、図1(a)又は図2(a)に示し たように、その半導体チップ10にスポット状又はリニ ア状に集中して並ぶ複数の接続端子12が、その複数の 接続端子12に対応してパッケージ基板20にスポット 状又はリニア状に集中させて並べて形成された複数の接 続端子22に接続されて、半導体チップ10がパッケー ジ基板20 にフリップチップボンディング法により表面 実装される構造をしている。

【0017】図1又は図2に示した半導体チップは、以 上のように構成されていて、この半導体チップにおいて は、半導体チップ10の複数の接続端子12が、半導体

10

20

チップ10の一部にスポット状又はリニア状に集中して 並んでいる。そのため、その半導体チップ10にスポッ ト 状又はリニア状に集中して並ぶ複数の接続端子12 を、その複数の接続端子12に対応してパッケージ基板 20 にスポット 状又はリニア状に集中させて並べて形成 された複数の接続端子22に接続した状態において、半 導体チップ10とパッケージ基板20との間に両者の熱 膨張係数の差に基づく応力が発生した場合に、その半導 体チップ10とパッケージ基板20との複数の接続端子 12、22を介しての接続箇所30を、半導体チップ1 0とパッケージ基板20との一部の限られた箇所に制限 できる。そして、その半導体チップ10とパッケージ基 板20との接続箇所30以外の、パッケージ基板20部 分を、半導体チップ10に拘束されずに、上記の応力を 吸収する方向に自在に伸縮させたり反らせたりできる。 そして、その半導体チップ10とパッケージ基板20と の複数の接続端子12、22を介して接続された接続箇 所30に加わる上記の応力を大幅に低減できる。そし て、その半導体チップ10とパッケージ基板20との間 に発生した応力により、半導体チップ10の接続端子1 2とそれが接続されたパッケージ基板20の接続端子2 2との電気的な接続不良が発生するのを防止できる。 【0018】なお、図1又は図2に示した上述の半導体 チップにおいては、半導体チップ10の複数の接続端子 12を1箇所にスポット 状又はリニア状に集中させて並 べて形成しているが、半導体チップ10の複数の接続端 子12は、2箇所以上にスポット状又はリニア状に集中 させて並べて形成しても良い。その場合は、その半導体 チップ10の2箇所以上にスポット状又はリニア状に集 中して並ぶ複数の接続端子12を、その複数の接続端子 30 12 に対応してパッケージ基板20 の2 箇所以上にスポ ット 状又はリニア状に集中させて並べて形成された複数 の接続端子22に接続した状態において、半導体チップ 10とパッケージ基板20との間に両者の熱膨張係数の 差に基づく応力が発生した場合に、その半導体チップ1 0とパッケージ基板20との複数の接続端子12、22 を介しての接続箇所30を、半導体チップ10とパッケ ージ基板20との2箇所以上の限られた箇所に制限でき る。そして、その半導体チップ10とパッケージ基板2 0との接続箇所30以外の、2箇所以上の接続箇所30 に挟まれたパッケージ基板20部分等を、半導体チップ 10に拘束されずに、上記の応力を吸収する方向に自在 に伸縮させたり 反らせたりできる。そして、その半導体 チップ10とパッケージ基板20との複数の接続端子1 2、22を介して接続された接続箇所30に加わる上記 の応力を大幅に低減できる。そして、その半導体チップ 10とパッケージ基板20との間に発生した応力によ り、半導体チップ10の接続端子12とそれが接続され たパッケージ基板20の接続端子22との電気的な接続 不良が発生するのを防止できる。

【0019】図3又は図4は本発明の半導体チップの他 の好適な実施の形態を示し、図3(a)又は図4(a) はその実装状態を示す正面図、図3(b)又は図4 (b) はその背面図である。以下に、この半導体チップ を説明する。

【0020】図の半導体チップでは、半導体チップ10 にスポット 状又はリニア状に集中して並ぶ複数の接続端 子12が、その複数の接続端子12に対応してパッケー ジ基板20にスポット状又はリニア状に集中して並べて 形成された複数の接続端子22にはんだ付け等により接 続された状態において、半導体チップ10とパッケージ 基板20との間に発生する両者の熱膨張係数の差に基づ く応力が集中する半導体チップ10部分に、スリット又 は切欠き(図は切欠き)40がダイシング等により設け られている。 具体的には、半導体チップ10の2箇所以 上(図は5箇所又は4箇所)に、複数の接続端子12が スポット 状又はリニア状に集中させて並べて形成されて いる。そして、その半導体チップ10の2箇所以上にス ポット 状又はリニア状に集中して並ぶ複数の接続端子1 2が、その複数の接続端子12に対応してパッケージ基 板20の2箇所以上にスポット状又はリニア状に集中さ せて並べて形成された複数の接続端子12に接続される 構造をしている。 スリット 又は切欠き40 は、上記の応 力が集中する、半導体チップ10の2箇所以上にスポッ ト 状又はリニア状に集中して並ぶ複数の接続端子12の 間の半導体チップ10部分に半導体チップ10の周縁に 対して直角に設けられている。

【0021】図3又は図4に示した半導体チップは、以 上のように構成されていて、この半導体チップにあって は、半導体チップ10の2箇所以上にスポット状又はリ ニア状に集中して並ぶ複数の接続端子12を、その複数 の接続端子12に対応してパッケージ基板20の2箇所 以上にスポット状又はリニア状に集中させて並べて形成 された2 箇所以上の複数の接続端子2 2 に接続した状態 において、半導体チップ10とパッケージ基板20との 間に両者の熱膨張係数の差に基づく応力が発生した場合 に、その応力が集中する、半導体チップ10とパッケー ジ基板20とのスポット状又はリニア状に集中して並ぶ 複数の接続端子12、22を介して接続された2箇所以 上(図は5箇所又は4箇所)の接続箇所30の間の半導 体チップ10部分に設けられたスリット又は切欠き40 周辺の半導体チップ10部分を、上記の応力を吸収する 方向に伸縮させたり 上下等に反らせたりできる。そし て、そのスリット又は切欠き40周辺の半導体チップ1 0 部分に上記の応力を吸収させることができる。そし て、その半導体チップ10とパッケージ基板20とのス ポット 状又はリニア状に集中して並ぶ複数の接続端子1 2、22を介して接続された2箇所以上の接続箇所30 に加わる上記の応力を大幅に低減できる。そして、上記 の応力により、半導体チップ10の接続端子12とそれ 20

7

が接続されたパッケージ基板20の接続端子22との電気的な接続不良が発生するのを防止できる。

【0022】なお、図3又は図4に示した半導体チップでは、応力が集中する半導体チップ10部分に切欠き40を設けたものを示しているが、その周囲が途切れなく半導体チップ10により囲まれたスリットを、応力が集中する半導体チップ10の内側部分に設けても良く、その場合も、上述の半導体チップと同様な作用を持つ半導体チップを形成できる。

【 0023】図5 は本発明の半導体チップのもう 一つ好 10 適な実施の形態を示し、図5(a)はその実装状態を示 す正面図、図5(b)はその背面図である。以下に、こ の半導体チップを説明する。

【 0024】図の半導体チップでは、半導体チップ10が薄層状に撓みやすく形成されている。具体的には、通常は $200\sim500~\mu$ mの厚さに形成される半導体チップ10が、約 $50~\mu$ mの厚さに薄く形成されている。このように、半導体チップ10を約 $50~\mu$ mに薄く形成する技術は、現時点の半導体チップの製造方法においては、充分に実現可能な範囲内にある。

【0025】その他は、スリット又は切欠き40が設け られていない点を除いて、図4(a)、(b)に示した 前述の半導体チップとほぼ同様に構成されている。この 半導体チップにあっては、図5(a)に示したように、 半導体チップ10にスポット状又はリニア状に集中して 並ぶ複数の接続端子12を、その複数の接続端子12に 対応してパッケージ基板20にスポット状又はリニア状 に集中させて並べて形成された複数の接続端子22に接 続した状態において、半導体チップ10とパッケージ基 板20との間に両者の熱膨張係数の差に基づく応力が発 30 生した場合に、図5 (a)に二点鎖線で示したように、 半導体チップ10とパッケージ基板20とのスポット状 又はリニア状に集中して並ぶ複数の接続端子12、22 を介して接続された接続箇所30以外の、薄層状に撓み やすく形成された半導体チップ10部分を、パッケージ 基板20と共に、上記の熱応力を吸収する方向に上下等 に反らせることができる。そして、その半導体チップ1 0 部分やパッケージ基板20 に上記の応力を吸収させる ことができる。そして、その半導体チップ10とパッケ ージ基板20との複数の接続端子12、22を介して接 40 続された接続箇所30に加わる上記の応力を大幅に低減 できる。そして、上記の応力により、半導体チップ10 の接続端子12とそれが接続されたパッケージ基板20 の接続端子22との電気的な接続不良が発生するのを防

【 0026】なお、この半導体チップ10を薄層状に撓み易く形成する技術は、図1ないし図4に示した半導体チップ10にも利用可能であり、それらの半導体チップ10に利用すれば、半導体チップ10とパッケージ基板20との間に発生した応力により、半導体チップ10の 50

接続端子12とそれが接続されたパッケージ基板20の 接続端子22との電気的な接続不良が発生するのを確実 に防止できる。

[0027]

【 発明の効果】以上説明したように、本発明の半導体チ ップによれば、半導体チップにスポット 状又はリニア状 に集中させて並べて形成された複数の接続端子が、その 複数の接続端子に対応してパッケージ基板にスポット 状 又はリニア状に集中させて並べて形成された複数の接続 端子に接続されて、半導体チップがパッケージ基板にフ リップチップボンディング 法により 表面実装された状態 において、半導体チップとパッケージ基板との間に両者 の熱膨張係数の差に基づく応力が発生した場合に、パッ ケージ基板を、半導体チップに拘束されずに、その応力 を吸収する方向に伸縮させたり 反らせたり、スリット 又 は切欠き周辺の半導体チップ部分をその応力を吸収する 方向に上下に反らせたり 伸縮させたり、又は薄層状に撓 み易く形成された半導体チップをその応力を吸収する方 向に上下に反らせたり等できる。そして、その応力をパ ッケージ基板や半導体チップに吸収させることができ る。そして、半導体チップとパッケージ基板とを接続し ている接続端子に上記の応力が加わって、その半導体チ ップの接続端子とそれが接続されたパッケージ基板の接 続端子との電気的な接続不良が生ずるのを確実に防ぐこ とができる。その結果、本発明の半導体チップによれ ば、約50mm角以上の半導体チップであっても、その 半導体チップをパッケージ基板にフリップチップボンデ ィング法により表面実装可能となる。

【図面の簡単な説明】

30 【 図1 】本発明の半導体チップの実装状態を示す正面図 とその背面図である。

【 図2 】本発明の半導体チップの実装状態を示す正面図 とその背面図である。

【図3】本発明の半導体チップの実装状態を示す正面図とその背面図である。

【 図4 】本発明の半導体チップの実装状態を示す正面図 とその背面図である。

【 図5 】 本発明の半導体チップの実装状態を示す正面図 とその背面図である。

40 【 図6 】従来の半導体チップの実装状態を示す正面図である。


【 図7 】従来の半導体チップの実装状態を示す正面図である。


【符号の説明】


- 10 半導体チップ
- 12 半導体チップの接続端子
- 20 パッケージ基板
- 22 パッケージ基板の接続端子
- 30 接続箇所
- 40 スリット 又は切欠き


50 実装基板

52 実装基板の接続端子









THIS PAGE BLANK (USPTO)